Implantation de la chaîne inter-prédiction utilisée dans l’encodeur H.264/AVC sur une plateforme multi-composants
No Thumbnail Available
Date
2016
Authors
Journal Title
Journal ISSN
Volume Title
Publisher
Abstract
La migration vers la résolution HD de la plupart des applications multimédias visuelles et l’UHD
qui est sur le point d’intégrer de nouvelles applications, a nécessité le développement de
nouveaux standards de compression vidéo tels que le H.264/AVC (Advanced Video Coding) et
le HEVC (High Efficiency Video Coding). Ces standards atteignent de hautes performances de
codage notamment en termes de taux de compression et qualité vidéo par rapport aux normes
précédentes. Ces performances apparaissent au prix d’une grande complexité calculatoire qui
présente des difficultés pour assurer un encodage en temps réel pour la résolution HD sur des
processeurs monocoeurs programmables.
Grâce aux systèmes embarqués récents qui sont dotés de la technologie multicoeur, la conception
matérielle représente la solution la plus attractive pour surmonter ces problèmes. Dans ce
contexte, cette thèse s’intéresse à l’étude et à l’implantation des algorithmes de traitement
d’images en particulier les algorithmes de l’estimation de mouvement pour la norme H.264/AVC
sur deux plateformes FPGA de Xilinx (XUPV5 et Virtex7). Le but général est de concevoir un
encodeur H.264/AVC embarqué qui peut atteindre la résolution HD fonctionnant en temps réel.
Dans une première partie de cette thèse, nous proposons une implémentation matérielle de la
méthode VBSME utilisée dans l’estimation de mouvement de H.264/AVC. Cette méthode utilise
des processeurs élémentaires PEs comme unités de calcul exploitant le parallélisme potentiel
existant. Ensuite, nous proposons dans une deuxième partie l’implémentation de la méthode
FSBMA, cette dernière étant une méthode d’estimation de mouvement très régulière et bien
adaptée pour l’accélération matérielle en utilisant des architectures parallèles comme les FPGAs.
Nous y intégrons le VBSME conçu dans la première étape en exploitant des modules SADs à
base de PEs, des unités de contrôle et des comparateurs. Des résultats de synthèse et de
simulation sont montrés et comparés avec les implémentations existantes.